AMD trình diễn nhiều công nghệ xếp chồng chip 3D tại Hot Chips 33

Công nghệ xếp chồng chip 3D vẫn chưa xuất hiện một cách lớn mạnh, chỉ có Intel Foveros tiếp cận thị trường trong các CPU Lakefield và một số sản phẩm Zen3 có bộ nhớ đệm xếp chồng theo chiều dọc đang chờ đợi. Nhưng tại hội nghị chuyên đề Hot Chips năm nay, AMD đã vạch ra những dự định sẽ đi từ đây, với những ý tưởng đầy tham vọng về cách áp dụng công nghệ.

Bộ nhớ đệm 3D V-Cache được AMD trưng bày tại Computex là sự bổ sung  đơn giản của bộ nhớ đệm L3 bổ sung vào Ryzen 9 5900X, mang lại hiệu suất tăng khoảng 15% trong các trò chơi. Việc sắp xếp xếp chồng 3D cho phép AMD sử dụng quy trình sản xuất cho phép SRAM được đóng gói dày hơn cho khuôn trên, lắp 64 MB trong không gian ngay trên 32 MB trên khuôn đế phải là silicon phù hợp cho cả bộ nhớ cache và máy tính.

Tất cả điều này được thực hiện bằng cách sử dụng vias xuyên silicon (TSV), được kết nối với các kết nối đồng-đồng thẳng đứng trực tiếp đóng gói gần nhau hơn nhiều so với công nghệ microbump "truyền thống".

AMD tuyên bố sẽ tạo ra một vết lồi 9 micron cho công nghệ liên kết trực tiếp lai của họ; để so sánh, Intel Foveros đã làm việc theo thứ tự 50 micron khi được triển khai ở Lakefield, điểm so sánh chính được sử dụng cho tuyên bố của AMD về hiệu suất tăng gấp 3 lần và mật độ cao hơn 15 lần với các kết nối của nó so với "kiến trúc 3D khác" không xác định rõ ràng.

Team Blue cũng có khoảng cách 36 micron được trích dẫn cho công nghệ Foveros Omni sắp tới của họ sẽ được sử dụng trong các CPU Meteor Lake và 10 micron trong Foveros Direct, một giải pháp lai cạnh tranh trực tiếp hơn với những gì AMD thể hiện ở đây.

Tuy nhiên, cả hai đều chỉ dự kiến ​​ra mắt vào năm 2023, trong khi AMD đã tuyên bố rằng chip Ryzen xếp chồng 3D của họ sẽ được sản xuất hàng loạt vào cuối năm nay.

Công ty cũng đang làm việc với TSMC về các thiết kế xếp chồng 3D phức tạp hơn, với tham vọng xếp chồng các lõi CPU lên nhau, phân tách các macroblock của CPU (chẳng hạn như các mức bộ nhớ đệm thấp hơn) giữa các lớp khác nhau, hoặc thậm chí đi xuống mức cắt mạch.

Đặc biệt, chất silicon máy tính xếp chồng lên nhau mang đến những khó khăn duy nhất trong việc cung cấp năng lượng cho các khuôn cao hơn và loại bỏ nhiệt từ các khuôn thấp hơn - một trong những lý do tại sao 3D V-Cache của AMD chỉ được xếp lớp trên bộ nhớ đệm của khuôn đế, để lại các lõi CPU.

Tất nhiên, tất cả những điều này phụ thuộc vào mức độ cải tiến có thể mang lại trong các chỉ số về sức mạnh, hiệu suất, diện tích và chi phí (PPAC) - và tất nhiên, nếu TSMC có thể tiếp tục đưa các kỹ thuật đóng gói tiên tiến của họ vào sản xuất hàng loạt.